以太網到多路E1適配電路設計及FPGA實現

時間：2023-05-01 12:11:18 電子通信論文我要投稿

相關推薦

摘要：介紹了一種基于現場可編程門陣列（FPGA）的以太網數據-多路E1反向復用器同步電路設計，分析了FPGA具體實現過程中的一些常見問題。該設計采用VHDL硬件描述語言編程，可以實現以太網數據在多路E1信道中的透明傳輸，適配電路芯片內置HDB3編解碼器和數字時鐘提取電路。

關鍵詞：FPGA 反向復用以太網數據 EI信道適配電路

伴隨著Internet的迅速發展，IP已經成為綜合業務通信的首選協議，其承載的信息量也在成倍增長，如何利用現有的電信資源組建寬帶IP網絡是近年來研究的熱點。目前，比較成熟的技術主要有IP over SDH(POS)和IP over ATM（POA）。POS將IP包直接裝入SDH的虛容器中，通道開銷少、實現簡單，具有自動保護切換功能；POA的復接過程比較復雜，可以通過高系統開銷提供較好的服務質量保證（QOS）。從目前的市場看，各大通信設備商都推出了基于POS/POA的產品，但總體成本較高，主要面向的是一些高端應用。對于帶寬需求在十幾兆以下的點對點通信而言，上述兩種技術的優勢并不明顯。本文介紹的適配電路將以太網數據適配到E1信道傳輸，通過配置E1信道數量控制帶寬，針對這類應用提供了一種經濟靈活的解決方案。

適配電路的一側為MII標準以太網MAC接口，采用100MHz/全雙工模式，另一側是8路E1（HDB3）差分接口。發送方向將以太網數據封裝為HDLC幀，反向復用到1～8路可配E1信道傳輸，接收方向同步多路E1，還原出以太網數據。帶寬從2MHz到16MHz（1～8路E1）可配，接收側多路E1之間可以容納16毫秒的延時。

鑒于目前國內類似產品較少，而ASIC開發成本較高，本電路采用VHDL編程→FPGA實現設計流程。

1反向復用定義

反向復用的基本概念就是把一路高速數據適配到多路低速信道中傳輸，提供相當于多路低速之和的傳輸帶寬。對于點對點通信，主要關心以下幾點性能。

1.1 帶寬利用率

低速信道在傳輸高速數據的同時，必然有附加的開銷，會影響帶寬利用率。在本設計中，以太網包進入適配電路后封裝成HDLC幀需要四字節的附加信息。E1幀在傳輸HDLC數據的同時要攜帶的同步信息，占用6.25%帶寬。綜合上述兩點，有效數據平均帶寬利用率大約在90%。

1.2 容納延時

由于各路低速信道在傳輸過程中經歷的路徑不同，到達對端后各路間會有延時，設計中要考慮如何消除這部分延時。

1.3 線路故障處理

算法設計中必需有同步保護狀態機，保證傳輸信道出現錯誤時，算法不會產生過高的附加誤碼率，并且在信道錯誤恢復時，保證數據傳輸同步恢復。

1.4 數據包突發性

以太網的滿發送速率為100MHz，而低速信道的最大可

[1] [2] [3] [4] [5] [6]