一種中頻數字接收機設計

一種實用的中頻數字接收機設計

摘要：針對后三代移動通信系統研究所需硬件平臺的要求，提出了一種靈活性強的可擴展中頻接收機設計方案。這種方案可以在較高的中頻頻率上實現信號的數字化接收，且適用于多種輸入信號。該方案以自頂向下的思路，吸取其它方案的優點，完成了基于軟件無線電思想的數字化接收機設計。該系統結構簡單，成本低，有良好的實用性和通用性。

    關鍵詞：帶通采樣 采樣速率 數字下變頻

近年來，移動通信的發展十分迅速。應對更高速率業務的要求，我國對于后三代移動通信系統(B3G)的研究也逐漸興起，但是目前多局限于對仿真數據進行理論研究和模擬階段，有必要建立一個硬件實驗平臺，以便尋找研究成果的應用方法。此硬件平臺應具有適合于軟件無線電的體系，在硬件結構上與無線通信的通用功能模塊相一致：不僅可以接收現存通信標準規定的信號，還可以處理由用戶自定義的信號，為未來研究提供可靠的實測數據。該平臺還應具有高度的靈活性、開放性以支持多種通信體制和不同的QoS(Quality of Service)要求。

從軟件無線電的觀點來看，受寬帶天線、高速A／D轉換器及數字信號處理器等發展水平的限制，實現一個理想的軟件無線電平臺[1]的條件目前還不具備。因此，本文根據系統提出的中頻頻率為70MHz、信號帶寬為10MHz的設計要求，在分析比較了幾個方案優缺點的基礎上，著重研究了在現有器件情況下最大限度地實現中頻數字化這一關鍵問題，最終設計了一種可用于所述實驗平臺的中頻數字化接收機。在使用該方案的實際系統上，可以對新一代蜂窩移動通信系統中的關鍵技術進行研究和實驗評估。

1 初步設計方案

站在系統靈活性的角度，本文暫不考慮使用模擬解調器的中頻接收方案，而采用數字化的處理，先提出兩種方案。

1．1 單路帶通采樣方案，

根據系統的中頻頻率和帶寬兩項參數指標，若進行低通采樣，由Nyquist定理知，采樣速率至少要150Msps才能保證頻譜不會發生混迭。但以目前芯片的制作水平來看，采樣速率大于150Msps且分辨率在10bit以上的ADC成本會很高；此外，后級接口電路必須使用超高速邏輯電路，基帶數字信號處理的壓力很大，還增加了整個電路板的布線、制版工藝難度，從而帶來許多問題。觀察系統的中頻接收信號：最高截止頻率為75MHz，但信號帶寬只有10MHz；若低通采樣此信號，則默認信號分布在0～75MHz整個頻帶范圍內，對此頻帶不再加以利用，因而頻譜利用率較低。可以運用帶通采樣機制，按遠低于2倍信號最高截止頻率的采樣速率進行欠采樣，將中頻信號頻譜無混迭地搬移至基帶[1]。此方案的示意圖如圖1所示。

例如，當發送端的基帶信號是實信號時，選擇接收機的采樣速率fs=35Msps，頻譜周期性復制到：f1±kfs(k為整數)，采樣前后信號頻譜的變化如圖2、圖3所示。

從圖中可以看到，帶通采樣利用ADC作為近似理想的混頻器對信號進行變頻

[1] [2] [3] [4] [5] 

【一種中頻數字接收機設計】相關文章：

數字化DS/BPSK導航接收機設計與實現04-27

GPS接收機的中頻信號處理算法研究04-29

一種新型三軸數字羅盤的設計04-30

基于SDR的ADF中頻信號處理模塊設計04-27

一種面向地質制圖的數字成圖流程設計04-27

導航接收機的非對稱異步FIFO設計04-28

一種短基線單頻差分GPS接收機04-28

齒圈的中頻淬火技術04-27

數字的用處教學設計04-28

衛星定位信號接收機系統研究與設計05-03